Registre LFSR

Si une prise dépasse la longueur du registre, la tâche échoue avec invalid_input au lieu d'inventer un enroulement.

Contrat d'entrée, numérotation des prises, forme de la réponse et erreurs

Envoyez par POST un corps JSON avec trois champs obligatoires. state est le registre initial sous forme de chaîne de caractères 0 et 1 ; le caractère le plus à gauche est la position 1 et la longueur de la chaîne est la largeur du registre, de un à soixante-quatre bits. Les blancs à l'intérieur de state sont ignorés, si bien qu'un nibble espacé tel que 1 0 0 0 est accepté. taps est un tableau non vide de positions entières numérotées à partir de 1 dont les bits sont combinés par XOR pour former la rétroaction de Fibonacci ; chaque prise doit se situer entre 1 et la longueur du registre inclus. steps est le nombre d'horloges à exécuter, un entier de 1 à 4096 ; chaque horloge émet un bit de sortie. Les alias seed ou register pour state, tap_positions pour taps, et n ou count pour steps sont acceptés. Les champs manquants, les non-bits dans state, les non-entiers, les listes de prises vides et les valeurs hors des limites publiées échouent avec invalid_input en nommant le champ et ne sont pas facturés. L'erreur distinctive de cette capacité est une prise qui déborde le registre : si state a quatre bits et que taps contient 5, le gestionnaire refuse la requête avec un message indiquant que la position de prise dépasse la longueur du registre, plutôt que d'enrouler modulo n, ce qui implémenterait en silence un autre polynôme. En cas de succès, le corps renvoie en écho length, la chaîne canonique state, taps et steps ; renvoie bits comme un tableau d'entiers 0 et 1 dans l'ordre des horloges ; renvoie sequence comme ces mêmes bits concaténés pour copier-coller ; et renvoie final_state, le contenu du registre après le dernier décalage, afin qu'un appelant puisse reprendre la machine. Exemple : state 1000, taps 4 et 1, steps 8 donne bits 0,0,0,1,1,1,1,0, sequence 00011110 et final_state 1101.

Où une API de séquence de bits LFSR justifie son existence

Les cours de conception numérique et les laboratoires HDL demandent aux étudiants d'avancer à la main un LFSR de Fibonacci pendant quelques pas et de confronter un polynôme de fiche technique à un vidage de bits ; un oracle déterministe qui utilise la même numérotation de gauche à droite et la même convention de décalage à droite supprime les débats sur quel bout est le bit zéro. Les générateurs d'autotest intégré et de PRBS dans le silicium et les tissus FPGA sont des LFSR dans l'âme : des scripts de vérification peuvent appeler ce point de terminaison pour produire un préfixe connu d'une séquence de période maximale, puis vérifier que le dispositif sous test émet le même préfixe après reset. Une validation en échec ne consomme pas de solde. Les devoirs de communications et de codage utilisent de courts LFSR comme moteur linéaire derrière les contrôles de reste CRC, les codes de Gold et le brouillage additif ; produire ici le flux de référence permet à un correcteur de comparer l'implémentation d'un étudiant à un contrat JSON stable plutôt qu'à une capture d'écran. Parce que l'implémentation est du parse pur de tier A, chaque appel réussi coûte le tarif de base publié de $0.002 sans jetons de modèle et sans réseau sortant.